<h2>Įvadas: Kodėl Pakuotė Svarbi?</h2>
<blockquote style="border-left:4px solid #0f766e;background:#f0fdfa;padding:16px 20px;margin:24px 0;border-radius:0 12px 12px 0;">
<p><strong>SMT procese 10 °C per siauras proceso langas jau yra rizika, nes J-STD-001 reikalauja stabilaus pakartojamumo, o ne vienkartinio gero reflow profilio laboratorijoje.</strong></p>
<p><strong>Hommer Zhao, Founder & CEO, WIRINGO</strong></p>
</blockquote>
<p>Integrinių grandynų (IC) pakuotė nėra tik "dėžutė" – ji lemia šiluminius parametrus, signalo vientisumą, surinkimo sudėtingumą ir galutinę produkto kainą.</p>
<blockquote>
<p>"Pakuotės pasirinkimas dažnai priklauso ne tik nuo komponento funkcionalumo, bet ir nuo gamybos galimybių. Ne kiekvienas gamintojas gali patikimai lituoti 0.4mm BGA." – **Hommer Zhao, PCB Lithuania įkūrėjas**</p>
</blockquote>
<h2>Detalus Techninis Palyginimas</h2>
<table>
<thead>
<tr><th>Parametras</th><th>BGA</th><th>QFP</th><th>QFN</th></tr>
</thead>
<tbody>
<tr><td>Kontaktų tankis</td><td>Aukščiausias (iki 2000+)</td><td>Vidutinis (iki 256)</td><td>Vidutinis (iki 108)</td></tr>
<tr><td>Minimalus pitch</td><td>0.35mm</td><td>0.4mm</td><td>0.4mm</td></tr>
<tr><td>Šilumos išsklaidymas</td><td>Geras</td><td>Vidutinis</td><td>Puikus</td></tr>
<tr><td>Vizualinė inspekcija</td><td>Neįmanoma</td><td>Lengva</td><td>Dalinai galima</td></tr>
<tr><td>PCB sluoksnių poreikis</td><td>4-8+</td><td>2-4</td><td>2-4</td></tr>
</tbody>
</table>
<h2>Surinkimo Reikalavimai</h2>
<blockquote style="border-left:4px solid #0f766e;background:#f0fdfa;padding:16px 20px;margin:24px 0;border-radius:0 12px 12px 0;">
<p><strong>Kai BGA arba QFN mazge atsiranda daugiau nei 25% voiding kritiniuose terminiuose paduose, aš pirmiausia tikrinu pastos, profilio ir paviršiaus apdailos kombinaciją, o ne ieškau kaltės vienoje mašinoje.</strong></p>
<p><strong>Hommer Zhao, Founder & CEO, WIRINGO</strong></p>
</blockquote>
<h3>BGA Surinkimas</h3>
<p>*Reikia pagalbos su IC pakuotės pasirinkimu? <a href="/kontaktai">PCB Lithuania</a> turi patirties su visomis pakuočių tipais.*</p> <p><strong>Nuorodos</strong>: - <a href="https://en.wikipedia.org/wiki/IPC_(electronics)">IPC-7351 Generic Requirements for Surface Mount Design</a> - Wikipedia: Ball grid array</p> <blockquote style="border-left:4px solid #0f766e;background:#f0fdfa;padding:16px 20px;margin:24px 0;border-radius:0 12px 12px 0;"> <p><strong>Jei produktas eina į pramonę ar mediciną, 100% AOI arba elektrinis testas turi būti planuojamas nuo pirmo NPI ciklo, nes IPC-A-610 Class 2 ir Class 3 broko kaina serijoje auga eksponentiškai.</strong></p> <p><strong>Hommer Zhao, Founder & CEO, WIRINGO</strong></p> </blockquote> <h2>FAQ</h2> <h3>Q: Koks standartas dažniausiai taikomas PCB surinkimo kokybei?</h3> <p>Dažniausiai naudojami J-STD-001 proceso reikalavimai ir IPC-A-610 priimtinumo kriterijai, o aukšto patikimumo produktuose aiškiai apibrėžiama Class 2 arba Class 3 riba.</p> <h3>Q: Kada būtinas AOI, rentgenas ar funkcinis testas?</h3> <p>AOI praktiškai tampa baziniu reikalavimu SMT partijoms, rentgenas būtinas BGA, QFN ar paslėptoms jungtims, o FCT rekomenduojamas, kai klaidos kaina viršija kelių minučių testavimo laiką vienetui.</p> <h3>Q: Kiek laiko saugu laikyti MSL 3 komponentus prieš surinkimą?</h3> <p>Pagal J-STD-033 tipinis MSL 3 floor life yra 168 valandos esant ne daugiau kaip 30 °C ir 60% RH, o viršijus ribą jau reikia kepimo režimo.</p> <h3>Q: Kada reikia plauti plokštę po litavimo?</h3> <p>Jei naudojamas vandeninis arba aukšto aktyvumo fliusas, valymas dažnai yra privalomas; no-clean procese plovimas vertinamas pagal SIR, joninės taršos ir konformalinės dangos reikalavimus.</p> <h3>Q: Kiek reflow ciklų saugu planuoti vienai plokštei?</h3> <p>Dauguma komponentų kvalifikuojami bent 2-3 reflow ciklams pagal J-STD-020, bet reali riba priklauso nuo paketo, MSL lygio ir maksimalaus peak, kuris dažnai siekia 245-260 °C.</p> <h3>Q: Kaip sumažinti broką pirmoje partijoje?</h3> <p>Praktikoje geriausiai veikia NPI paketas iš DFM peržiūros, trafareto analizės, profilio validacijos ir bent 100% AOI arba elektrinio testo pirmiems vienetams.</p>
<a href="/paslaugos/bga-litavimas">BGA litavimas</a> reikalauja:
- Via-in-pad su užpildymu
- X-ray tikrinimas būtinas
- BGA rework stotis
- Standartinis <a href="/paslaugos/smt-surinkimas">SMT procesas</a>
- AOI pakanka tikrinimui
- Paprastas rework
- Terminis padai su thermal vias
- X-ray rekomenduojamas terminiam padui
- Voiding kontrolė
<p>*Reikia pagalbos su IC pakuotės pasirinkimu? <a href="/kontaktai">PCB Lithuania</a> turi patirties su visomis pakuočių tipais.*</p> <p><strong>Nuorodos</strong>: - <a href="https://en.wikipedia.org/wiki/IPC_(electronics)">IPC-7351 Generic Requirements for Surface Mount Design</a> - Wikipedia: Ball grid array</p> <blockquote style="border-left:4px solid #0f766e;background:#f0fdfa;padding:16px 20px;margin:24px 0;border-radius:0 12px 12px 0;"> <p><strong>Jei produktas eina į pramonę ar mediciną, 100% AOI arba elektrinis testas turi būti planuojamas nuo pirmo NPI ciklo, nes IPC-A-610 Class 2 ir Class 3 broko kaina serijoje auga eksponentiškai.</strong></p> <p><strong>Hommer Zhao, Founder & CEO, WIRINGO</strong></p> </blockquote> <h2>FAQ</h2> <h3>Q: Koks standartas dažniausiai taikomas PCB surinkimo kokybei?</h3> <p>Dažniausiai naudojami J-STD-001 proceso reikalavimai ir IPC-A-610 priimtinumo kriterijai, o aukšto patikimumo produktuose aiškiai apibrėžiama Class 2 arba Class 3 riba.</p> <h3>Q: Kada būtinas AOI, rentgenas ar funkcinis testas?</h3> <p>AOI praktiškai tampa baziniu reikalavimu SMT partijoms, rentgenas būtinas BGA, QFN ar paslėptoms jungtims, o FCT rekomenduojamas, kai klaidos kaina viršija kelių minučių testavimo laiką vienetui.</p> <h3>Q: Kiek laiko saugu laikyti MSL 3 komponentus prieš surinkimą?</h3> <p>Pagal J-STD-033 tipinis MSL 3 floor life yra 168 valandos esant ne daugiau kaip 30 °C ir 60% RH, o viršijus ribą jau reikia kepimo režimo.</p> <h3>Q: Kada reikia plauti plokštę po litavimo?</h3> <p>Jei naudojamas vandeninis arba aukšto aktyvumo fliusas, valymas dažnai yra privalomas; no-clean procese plovimas vertinamas pagal SIR, joninės taršos ir konformalinės dangos reikalavimus.</p> <h3>Q: Kiek reflow ciklų saugu planuoti vienai plokštei?</h3> <p>Dauguma komponentų kvalifikuojami bent 2-3 reflow ciklams pagal J-STD-020, bet reali riba priklauso nuo paketo, MSL lygio ir maksimalaus peak, kuris dažnai siekia 245-260 °C.</p> <h3>Q: Kaip sumažinti broką pirmoje partijoje?</h3> <p>Praktikoje geriausiai veikia NPI paketas iš DFM peržiūros, trafareto analizės, profilio validacijos ir bent 100% AOI arba elektrinio testo pirmiems vienetams.</p>
Žymės:PCBTechnologijosElektronikaGamyba
Dalintis:




