7 Dažniausios PCB Surinkimo Klaidos ir Kaip Jų Išvengti

<h2>Įvadas: Klaidos Kainuoja Brangiai</h2> <p>Elektronikos gamyboje klaidos ne tik kainuoja pinigus – jos kainuoja laiką ir reputaciją. Per 15 metų darbo su Europos klientais matėme šimtus projektų ir pastebėjome, kad tos pačios klaidos kartojasi vėl ir vėl.</p> <p>Šiame straipsnyje aptarsime 7 dažniausias PCB surinkimo klaidas, kurios sukelia didžiausias problemas. Kiekvienai klaidai pateiksime praktinius patarimus, kaip jos išvengti.</p> <blockquote> <p>"80% surinkimo problemų prasideda ne gamyboje, o dizaino ir paruošimo etape. Investuokite laiką į teisingą pasiruošimą – sutaupysite dešimteriopai." – **Hommer Zhao, PCB Lithuania įkūrėjas**</p> </blockquote> <h2>Klaida #1: Neteisingi Gerber Failai</h2> <h3>Problema</h3> <p>Gerber failai yra PCB gamybos "piešiniai". Netinkami, pasenę ar neteisingi Gerber failai – dažniausia priežastis, kodėl projektas vėluoja arba gaminami brokuoti produktai.</p> <p><strong>Dažniausios paklaidos</strong>: - Trūksta sluoksnių (ypač inner layers) - Nesutampa sluoksnių registracija - Netinkami apertūrų dydžiai - Pamirštas gręžimo failas (drill file) - Skirtingos koordinačių sistemos</p> <h3>Sprendimas</h3>

1. Naudokite gamintojo Gerber peržiūros įrankį – daugelis gamintojų, įskaitant <a href="/kontaktai">PCB Lithuania</a>, siūlo nemokamą peržiūrą
2. Tikrinkite su GerbView arba ViewMate prieš siųsdami
3. Naudokite standartinę sluoksnių nomenklatūrą
4. Visada įtraukite stack-up dokumentą – ypač daugiasluoksnėms PCB

---

<h2>Klaida #2: BOM (Bill of Materials) Problemos</h2> <h3>Problema</h3> <p>BOM failas aprašo visus komponentus, kuriuos reikia montuoti. Klaidos BOM faile sukelia: - Netinkamų komponentų užsakymą - Surinkimo sustabdymą dėl trūkstamų dalių - Broką dėl neteisingų pakaitalų</p> <h3>Sprendimas</h3>

1. Standartizuokite BOM formatą su MPN, gamintoju, pakuote ir alternatyvomis
2. Tikrinkite pasiekiamumą prieš dizaino užbaigimą
3. Nurodykite patvirtintas alternatyvas kiekvienam kritiniam komponentui
4. Sinchronizuokite BOM su CAD schema

---

<h2>Klaida #3: Netinkami Komponentų Footprint'ai</h2> <h3>Problema</h3> <p>Footprint – tai komponento "pėdsakas" ant PCB. Neatitikimas tarp fizinio komponento ir footprint'o sukelia litavimo problemas.</p> <h3>Sprendimas</h3>

1. Naudokite IPC-7351 standartą footprint'ų kūrimui
2. Tikrinkite pagal tikrą datasheet
3. Sukurkite 3D modelį ir patikrinkite collision detection
4. Užsakykite DFM analizę – gamintojas patikrina footprint'us prieš gamybą

<blockquote> <p>"Matėme projektą, kur BGA footprint buvo 5% per mažas. Rezultatas – 100% brokas pirmos partijos. <a href="/paslaugos/dfm-dfa-analize">DFM analizė</a> būtų tai aptikusi per 15 minučių." – **Hommer Zhao**</p> </blockquote>

---

<h2>Klaida #4: Litavimo Problemos ir Reflow Profilis</h2> <h3>Problema</h3>

<a href="/paslaugos/smt-surinkimas">SMT litavimas</a> reikalauja tikslaus reflow profilio. Netinkamas profilis sukelia tombstoning, head-in-pillow, voiding defektus.

<h3>Sprendimas</h3>

1. Laikykitės pastos gamintojo rekomendacijų
2. Naudokite termoporas ant prototipų
3. Balansuokite terminį dizainą – thermal relief, vienodas vario pasiskirstymas
4. Komunikuokite su gamintoju apie jautrius komponentus

---

<h2>Klaida #5: ESD Apsaugos Ignoravimas</h2> <h3>Problema</h3> <p>Elektrostatinė iškrova (ESD) yra elektronikos "tylus žudikas". ESD pažeidimas gali sukelti momentinį gedimą arba latentinį defektą.</p> <h3>Sprendimas</h3>

1. Reikalaukite ESD sertifikato iš gamintojo (IEC 61340-5-1)
2. Patikrinkite gamybos aplinką – ESD grindys, apyrankės, jonizatoriai
3. Tinkama pakuotė – ESD maišeliai, aliuminio plėvelė

---

<h2>Klaida #6: Neteisingas Testavimo Planas</h2> <h3>Problema</h3> <p>Netinkamas arba nepakankamas testavimas reiškia, kad defektai aptinkami kliento vietoje.</p> <h3>Sprendimas</h3>

1. Numatykite testavimą dizaino etape – test points, 100 mil grid
2. Pasirinkite tinkamą testavimo metodą:
   • <a href="/paslaugos/flying-probe">Flying Probe</a> – prototipams
   • <a href="/paslaugos/ict-fct-testavimas">ICT</a> – serijinei gamybai
   • FCT – galutinė patikra
3. Dokumentuokite testavimo procedūras ir pass/fail kriterijus

---

<h2>Klaida #7: Komunikacijos Trūkumas su Gamintoju</h2> <h3>Problema</h3> <p>"Nusiuntėme failus ir laukiame" – tai receptas problemoms.</p> <h3>Sprendimas</h3>

1. Kick-off skambutis kiekvienam naujam projektui
2. Naudokite struktūruotą specifikaciją
3. Reaguokite į DFM komentarus laiku

<blockquote> <p>"Gerai informuotas klientas – geriausias klientas. <a href="/kontaktai">Susisiekite su mumis</a> ankstyvoje projekto fazėje." – **Hommer Zhao**</p> </blockquote>

---

<h2>Išvados: Prevencija Geriau nei Gydymas</h2> <p>Kiekviena valanda, investuota į teisingą pasiruošimą, sutaupo dieną gamyboje ir savaites klaidų taisyme.</p>

---

<p>*Norite išvengti šių klaidų? <a href="/kontaktai">PCB Lithuania</a> siūlo nemokamą DFM analizę ir techninę konsultaciją kiekvienam projektui.*</p> <p><strong>Nuorodos</strong>: - IPC-A-610 Acceptability Standard - Wikipedia: Surface-mount technology</p> <h2>FAQ</h2> <h3>Q: Koks standartas dažniausiai taikomas PCB surinkimo kokybei?</h3> <p>Dažniausiai naudojami J-STD-001 proceso reikalavimai ir IPC-A-610 priimtinumo kriterijai, o aukšto patikimumo produktuose aiškiai apibrėžiama Class 2 arba Class 3 riba.</p> <h3>Q: Kada būtinas AOI, rentgenas ar funkcinis testas?</h3> <p>AOI praktiškai tampa baziniu reikalavimu SMT partijoms, rentgenas būtinas BGA, QFN ar paslėptoms jungtims, o FCT rekomenduojamas, kai klaidos kaina viršija kelių minučių testavimo laiką vienetui.</p> <h3>Q: Kiek laiko saugu laikyti MSL 3 komponentus prieš surinkimą?</h3> <p>Pagal J-STD-033 tipinis MSL 3 floor life yra 168 valandos esant ne daugiau kaip 30 °C ir 60% RH, o viršijus ribą jau reikia kepimo režimo.</p> <h3>Q: Kada reikia plauti plokštę po litavimo?</h3> <p>Jei naudojamas vandeninis arba aukšto aktyvumo fliusas, valymas dažnai yra privalomas; no-clean procese plovimas vertinamas pagal SIR, joninės taršos ir konformalinės dangos reikalavimus.</p> <h3>Q: Kiek reflow ciklų saugu planuoti vienai plokštei?</h3> <p>Dauguma komponentų kvalifikuojami bent 2-3 reflow ciklams pagal J-STD-020, bet reali riba priklauso nuo paketo, MSL lygio ir maksimalaus peak, kuris dažnai siekia 245-260 °C.</p> <h3>Q: Kaip sumažinti broką pirmoje partijoje?</h3> <p>Praktikoje geriausiai veikia NPI paketas iš DFM peržiūros, trafareto analizės, profilio validacijos ir bent 100% AOI arba elektrinio testo pirmiems vienetams.</p>